[JP-A-8-139578]

Apower device driving circuit has a power device, a driving unit, a current detecting unit and a short circuit current protection unit. When the circuit detects a short circuit by the current detecting unit, the short circuit current protection unit protects the power device with two steps. First, the circuit reduces an input voltage to a gate terminal of the device by reducing a power supply voltage of the driving unit so that the short circuit current is reduced substantially. After that, the circuit sets the input voltage to 0 volt so that the short circuit current becomes zero.

	· .				
		·			
			•		
•					

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出顧公開番号

# 特開平8-139578

(43)公開日 平成8年(1996)5月31日

(51) Int.Cl.6 H03K 17/08 識別記号 庁内整理番号

Z 9184-5K

G05F 1/56 330 C 4237-5H

H02H 3/12

Α

技術表示箇所

## 審査請求 未請求 請求項の数1 FD (全 4 頁)

(21)出闢番号

特願平6-304292

(22)出願日

平成6年(1994)11月14日

(71)出顧人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 荒川 竜太郎

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72) 発明者 栗山 茂

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 進藤 裕之

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 弁理士 鬼頭 敏夫

## (54) 【発明の名称】 パワーデバイスの保護回路付駆動回路

## (57) 【要約】

【目的】 パワーデバイスに短絡が発生した時、パワー デバイスのゲート駆動電圧を即時に遮断したときに発生 するコレクターエミッタ間電圧の跳ね上がりを防止す る。

【構成】 パワーデバイスの短絡を検知すると、先にパ ワーデバイスの駆動回路の電源電圧を低下させることで ゲート端子電圧を低下させ、その低下したゲート端子電 圧をパワーデバイスに印加して短絡電流を大幅に減少さ せた後、次にゲート端子電圧を零として、短絡電流を完 全に零にする。

駆動回路

センス端子付IGBT


電源電圧Vad安換回路

遅延回路

ゲート端子電圧

センス電圧

短縮電流保護關値電圧



#### 【特許請求の範囲】

【請求項1】 電流検出機能を持ったパワーデバイスにおいて、短絡を検知すると、先にパワーデバイスの駆動 回路の電源電圧を低下させることでゲート端子電圧を低下させ、その低下したゲート端子電圧をパワーデバイス に印加して短絡電流を大幅に減少させた後、次にゲート端子電圧を零として、短絡電流を完全に零にするパワーデバイスの保護回路付駆動回路。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、パワートランジスタ、パワーMOSFET、IGBT等のパワーデバイスの保護回路付駆動回路に関するものである。

### [0002]

【従来の技術】パワーデバイスの1つであるIGBTの 従来の保護回路付駆動回路につき図面と共に説明する。 図3は従来のIGBTの保護回路付駆動回路のブロック 図であり、入力端子1は駆動回路2を経てセンス端子付 IGBT3のゲート端子4に接続されている。5、6は センス端子付IGBT3のコレクタ端子及びエミッタ端 子であり、その間に負荷7と電源8が直列に接続されて いる。9はセンス端子付IGBT3のセンス端子である 電流検出端子であり、コレクタ端子5に流れる電流の数 千分の1の電流が流れるようになっており、電流検出端 子9に接続したセンス抵抗10の端部に現れるセンス電 圧Vsenは短絡電流保護閾値電圧Vsthとともにコ ンパレータ11に印加され、その比較出力端子12はR - S フリップフロップ13のS側入力端子14に接続さ れ、そのR-Sフリップフロップ13の出力端子15は 前記駆動回路2の制御入力端子16に接続されている。 17は駆動回路2のVdd電源である。

【0003】このような回路接続において、入力端子1に閾値以上の電圧が印加されると駆動回路2に入力信号が入り、IGBT3のゲート端子4には駆動回路2の電源17の電圧Vddより約1V低いゲート駆動電圧Vgeが印加され、IGBT3はオン状態になる。

【0004】このような状態で負荷7に異常が起こり短絡状態になると、IGBT3のコレクタ端子5とエミッタ端子6の間に電源8の電圧が直接に印加されることになり、大きな短絡電流が流れることになる。従ってセンス抵抗10の端部に現れるセンス電圧Vsenが過電流保護閾値電圧Vsthを越えることになり、IGBT3のコレクタ端子5に過電流が流れたということでコンパレータ11の比較出力端子12の信号がRーSフリップフロップ13のS側入力端子14をセットし、その出力端子15の出力で駆動回路2を制御し駆動回路2の出力をオフとしてIGBT3の電流を遮断する。

【0005】この場合の各部分における信号波形のタイミングチャートを図4に示す。駆動回路2の出力が即時にオフになるとIGBT3のゲートーエミッタ間電圧V

geは、タイミングチャート図4のaに示すように、短時間でピーク値Vgepから零値に変化する。この場合、短絡電流は定格電流値の10倍以上になる場合もあり、短絡電流の立ち下がりスピードdIショート/dtはタイミングチャート図4のbに示すように非常に大きなものとなり、電流遮断時のコレクタ端子5ーエミッタ端子6間の電圧跳ね上がりはVサージ=L・dIショート/dt(Lは配線インダクタンス)で表され、タイミングチャート図4のcに示すようなサージ電圧が現れる。この場合、dIショート/dtが大きい程、電圧跳ね上がりVサージは大きくなり、IGBT3の耐圧以上となりIGBT3を破壊することがあった。

## [0006]

【発明が解決しようとする課題】前記のように従来のIGBTの保護回路付駆動回路においては、IGBTの負荷短絡時即時にゲートーエミッタ間電圧Vgeをオフにするため、dIショート/dtが大きくコレクターエミッタ間電圧Vceの跳ね上がりが大きくなると言う問題があった。本発明は上記の問題点を解決するものである。

## [0007]

【課題を解決するための手段】上記課題を解決するために、本発明はパワーデバイスにおいて、パワーデバイスの短絡を検知すると、先にパワーデバイスの駆動回路の電源電圧を低下させることでゲート端子電圧を低下させ、その低下したゲート端子電圧をパワーデバイスに印加して短絡電流を大幅に減少させた後、次にゲート端子電圧を零として、短絡電流を完全に零にするものである。

## [0008]

【作用】本発明は上記した構成により、d I ショート/d t を大幅に低減でき、コレクターエミッタ間電圧V c e の跳ね上がりによる破壊を防ぐことができる信頼度の高いパワーデバイスの保護回路付駆動回路を得ることができる。

#### [0009]

【実施例】以下本発明のパワーデバイスの保護回路付駆動回路の一実施例につき、図面と共に説明する。図1は本発明の一実施例であるIGBTの保護回路付駆動回路のブロック図であり、従来例を示す図3における構成と同じ部分は同一符号を用いる。入力端子1は駆動回路2を経てセンス端子付IGBT3のゲート端子4に接続されている。5、6はセンス端子付IGBT3のコレクタ端子及びエミッタ端子であり、その間に負荷7と電源8が直列に接続されている。9はセンス端子付IGBT3のセンス端子である電流検出端子であり、コレクタ端子5に流れる電流の数千分の1の電流が流れるようになっており、電流検出端子9に接続したセンス抵抗10の端部に現れるセンス電圧Vsenは短絡電流保護関値電圧Vsthとともにコンパレータ11に印加され、その比

較出力端子12はR-Sフリップフロップ13のS側入力端子14に接続され、そのR-Sフリップフロップ13の出力端子15は前記駆動回路2の電源電圧Vddの変換回路18に接続されると共に、ORゲート19、R-Sフリップフロップ20、遅延回路21を経て前記駆動回路2の制御入力端子16に接続されている。

【0010】このような回路接続において、入力端子1に関値以上の電圧が印加されると駆動回路2に入力信号が入り、IGBT3のゲート端子4には駆動回路2の電源電圧Vddより約1V低いゲート駆動電圧Vgeが印加され、IGBT3はオン状態になる。

【0011】このような状態で負荷7に異常が起こり短 絡状態になると、IGBT3のコレクタ端子5とエミッ タ端子6の間に電源8の電圧が直接に印加されることに なり、大きな短絡電流が流れ、センス抵抗10の端部に 現れるセンス電圧Vsenが過電流保護閾値電圧Vst hを越えることになり、R-Sフリップフロップ13の S側入力端子14にセット信号が入り、その出力端子1 5の接続された電源電圧Vdd変換回路18が制御され て、駆動回路2の電源電圧が1/2Vddに変換され る。その結果、IGBT3のゲート駆動電圧Vgeは1 / 2に低下して短絡電流が大幅に低減される。同時に、 R-Sフリップフロップ13の出力端子15の信号がO Rゲート19、R-Sフリップフロップ20、遅延回路 21を経て駆動回路2の制御入力端子16に印加されて いるので、IGBT3のゲート駆動電圧Vgeが1/2 に低下した後一定時間の後にゲート駆動電圧Vgeを零 にし、短絡電流を完全に零にするものである。

【0012】この場合の各部分における信号波形のタイ ミングチャートを図2に示す。最初、センス抵抗10に より短絡電流を検知したタイミング tiで電源電圧Vd d変換回路18を制御してIGBT3のゲート駆動電圧 Vgeをタイミングチャート図2のaに示すように、ピ 一ク値Vgepから1/2Vgepに低下する。同時 に、コレクタ端子5に流れる短絡電流はタイミングチャ ート図2のbに示すように、零値ではないが大幅に低減 される。その時の短絡電流の立ち下がりスピードdΙシ ョート/d tは、短絡電流が一挙に零値にまで低減しな いので従来例を示すタイミングチャート図4のbの場合 に比し緩やかなものとなる。従って、IGBT3のコレ クターエミッタ間に発生するVサージ=L・d Iショー ト/d t もタイミングチャート図2のCに示すように、 従来例を示すタイミングチャート図4のcの場合に比 し、小さなものとなる。同時に、R-Sフリップフロッ プ13の出力端子15の信号に基づき遅延回路21を経 て駆動回路2が制御されることにより、タイミングチャ ート図2のaに示すように、タイミングtュより一定時 間後のt<sub>2</sub>にゲート駆動電圧Vgeを零にする。それに 伴いタイミングチャート図2のbに示すように、短絡電 流も零になる。その時にIGBT3のコレクターエミッ

夕間に発生するV サージ=L ・ d I ショート/ d t も小 さなものとなる。

#### [0013]

#### 【図面の簡単な説明】

【図1】本発明の一実施例におけるパワーデバイスの保 護回路付駆動回路のブロック図

【図2】本発明の一実施例におけるパワーデバイスの保 護回路付駆動回路の各部分における信号波形のタイミン グチャート図

【図3】従来のパワーデバイスの保護回路付駆動回路の ブロック図

【図4】従来のパワーデバイスの保護回路付駆動回路の 各部分における信号波形のタイミングチャート図

#### 【符号の説明】

- 1 入力端子
- 2 駆動回路
- 3 センス端子付 I G B T
- 4 ゲート端子
- 5 コレクタ端子
- 6 エミッタ端子
- 7 負荷
- 8 電源
- 9 センス抵抗
- 10 センス抵抗
- 11 コンパレータ
- 12 比較出力端子
- 13 R-Sフリップフロップ
- 14 S側入力端子
- 15 出力端子
- 16 制御入力端子
- 17 Vdd電源
- 18 電源電圧Vdd变換回路
- 19 ORゲート
- 20 R-Sフリップフロップ
- 2.1 遅延回路

Vge ゲート駆動電圧

## 【図1】


2 駆動回路3 センス端子付IGBT

18 電源電圧Ver変換回路


21 邊廷回路

Vae ゲート端子電圧 Vaen センス電圧


Vath 短縮電流保護閱值電圧



【図3】



【図2】



[図4]

